Attaques Par Injection de Fautes Sur - Valence, France - Grenoble INP - LCIS

Description

**Attaques par injection de fautes sur microcontrôleur RISC-V**:

- Réf
- **ABG-118190**
- Stage master 2 / Ingénieur- Durée 6 mois- Salaire net mensuel 623€- 20/11/2023- Grenoble INP - LCIS- Lieu de travail- Valence Auvergne-Rhône-Alpes France- Champs scientifiques- Electronique
- Informatique- 30/04/2024**Établissement recruteur**:
**Site web**:
Le LCIS est un laboratoire de recherche public, équipe d'accueil de l'Université Grenoble Alpes associée à Grenoble-INP sur le campus UGA Valence.

Le LCIS rassemble plus de 60 chercheurs en informatique, électronique et automatique autour des systèmes embarqués et communicants.

Les thématiques abordées concernent la sûreté et la sécurité des systèmes embarqués et distribués, la modélisation, l'analyse et la supervision des systèmes complexes ouverts et les systèmes radiofréquences sans fil communicants.

Le LCIS est soutenu et financé par la région Auvergne-Rhône-Alpes.

**Description**:

- Dans le contexte de la sécurité matérielle, les injections de fautes sont de puissantes attaques physiques, non invasives, où l'attaquant perturbe le fonctionnement normal de la cible durant l'exécution d'un programme, en introduisant une ou plusieurs fautes, puis en observant le comportement. L'injection peut se faire de différentes manières: exposer la cible à des radiations, à un laser ou une impulsion EM, induire des variations dans l'alimentation ou l'horloge, modifier les conditions environnementales comme la température, etc.
- Sécuriser les microprocesseurs contre de telles attaques requière une compréhension profonde des fautes et de leurs effets. Cela inclut la caractérisation, l'étude et l'analyse des fautes qui mènent à une potentielle exploitation de vulnérabilité. De même, il faut concevoir des contremesures à différents niveaux : matériel et logiciel à des coûts raisonnables.
- Au sein du LCIS à Valence, nous cherchons à fournir une analyse multi niveau du code et des vulnérabilités microarchitecturales. Cette analyse nous permet de valider des modèles de fautes déjà proposés dans la littérature ciblant des processeurs ARM Cortex-M, mais également des architectures RISC-V.
- Dans ce stage, les principales tâches sont:
- Comprendre l'architecture RISC-V et son ISA en général
- Faire une revue sur les attaques par injection de faute sur l'architecture RISC-V
- Mener une campagne d'attaque sur un microcontrôleur RISC-V en utilisant différent moyen (impulsion EM, anomalie d'horloge, d'alimentation)
- Analyser les résultats obtenus pour confirmer ou infirmer les modèles existants et éventuellement en proposer de nouveaux

**Profil**:

- Les compétences requises sont:
- Architecture des processeurs
- Programmation embarquée et microcontrôleur
- C et assembleur
- Langage de script (Python)

**Prise de fonction**:

- Dès que possible